(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 2-339 (A) (43) 5.1.1990 (19) JP


(21) Appl. No. 63-316360 (22) 16.12.1988

(71) HITACHI LTD (72) TAKASHI ISHIKAWA(3)

(51) Int. CF. H01L21/76,H01L21/331,H01L21/74,H01L29/73

PURPOSE: To increase the degree of integration by forming two buried layer of different conductivity type, in the manner of self-alignment.

CONSTITUTION: After a thin SiO₂ film 12 and an oxidation resistant Si₃N₄ film 13 formed on a P-type Si substrate surface are selectively eliminated, an N⁺ type buried layer 14 is formed by introducing impurity, and a thick SiO₂ film 16 is formed by thermal oxidation. After the film 13 is eliminated, a P-type channel stopper 16 is formed by ion-implanting impurity. After the films 12, 15 are eliminated, an N⁻ type epitaxial layer 14 and a thin SiO₂ film 18 are formed, and further an Si₃N₄ film 19 is selectively formed. By thermal treatment, the epitaxial layer 17 is selectively oxidized to form a field oxide film 20. By selectively implanting ion, an N⁺ type collector connection region 21, a P⁺ type base region 22 and an N⁺ type emitter region 23 are formed, and further A*l* electrodes E, B, C are formed.



(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 2-340 (A)

(43) 5.1.1990 (19) JP


(21) Appl. No. 63-316361 (22) 16.12.1988

(71) HITACHI LTD (72) TAKASHI ISHIKAWA(3)

(51) Int. Cl⁵. H01L21/76,H01L21/331,H01L21/74,H01L29/73

PURPOSE: To increase the degree of integration by forming a bipolar element on the upper surface of one of two buried layers of different conductivity type which are formed so as to be adjacent, and making the residual part a thermal oxide isolation region.

CONSTITUTION: After a thin SiO₂ film 12 and an oxidation-resistant Si₃N₄ film 13 formed on a P-type Si substrate surface are selectively eliminated, an N⁺ type buried layer 14 is formed by introducing impurity, and further a thick SiO₂ film 15 is formed by thermal oxidation. After the film 13 is eliminated, a P-type channel stopper 16 is formed by ion-implanting impurity. After the films 12, 15 are eliminated, an N⁻ type epitaxial layer 14 and a thin SiO₂ film 18 are formed, and further an Si₃N₄ film 19 is selectively formed. By heat treatment using the film 19 as a mask, a field oxide film 20 is formed to a depth not reaching the N⁺ type buried layer 14. By selectively implanting ion, a collector connection region 21, a base region 22 and an emitter region 23 are formed.



(54) SEMICONDUCTOR DEVICE

(11) 2-341 (A) (21) Appl. No. 63-7989 (43) 5.1.1990 (19) JP


(22) 18.1.1988 (33) JP (31) 87p.22001 (32) 2.2.1987(3)

(71) SEIKO EPSON CORP (72) MICHIO ASAHINA

(51) Int. Cl⁵. H01L21/90,H01L21/288,H01L21/3205,H01L21/336,H01L29/784

PURPOSE: To increase stress migration resistance and electromigration resistance of wiring, and reduce the generation of voids by using wiring subjected to metal plating treatment for semiconductor device wiring.

CONSTITUTION: After an element isolation insulating film 102, a gate insulating film 103, a gate insulating electrode 104, low and high impurity concentration diffusion layers 105, 107, an interlayer insulating film 108 an Al wiring 109 are formed on a semiconductor substrate 101, the wiring 109 is dipped in hypophosphorous acid system electroless nickel planting solution, and Ni is deposited only on the wiring 109 surface. After that, when heat treatment is performed, Ni and P are diffused from the wiring 109 surface, hillocks are completely eliminated. After an interlayer insulating film 112 and an Al wiring 113 are formed, electroless nickel plating is performed in the same manner, and a plasma nitride film 115 is deposited.



⑩日本国特許庁(JP)

8422-5F

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-341

®Int. CI. 5

識別記号 庁内整理番号

❸公開 平成2年(1990)1月5日

H 01 L 21/90

A 6824-5F 6824-5F

H 01 L 21/88 29/78 301 P*

審査請求 未請求 請求項の数 11 (全14頁)

劉発明の名称 半導体装置

②特 顧 昭63-7989

20出 顧 昭63(1988) 1月18日

❷昭62(1987)5月21日❷日本(JP)⑩特顯 昭62-124912❷昭62(1987)5月21日❷日本(JP)⑪特顯 昭62-124913

❷昭62(1987)12月17日❷日本(JP)⑩特顯 昭62-319221

@発 明 者

朝 比 奈 通 雄

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人

弁理士 最 上 務 外1名

最終頁に続く

明 福 書

発明の名称
半導体装置

2. 特許請求の範囲

- (1) 半導体装置の拡散層、ゲート電極、下層配線部等の構成要素に前記構成要素上に形成された 絶縁膜に設けられたコンタクト穴を介して結線す る上層配線部を有し、前記上層配線部は、メタル、 メタルシリサイド、メタルナイトライド、メタル カーパイト、導電性酸化膜等の単相、あるいはこれらの組合わせ積層膜と金属メッキ圏との積層構造より成ることを特徴とする半導体装置。
- (2)前記金属メッキ暦は、少なくとも1層以上の電気Cu、Ni、Au、Cr、Co、Rh、Pd、ハング等のメッキ層、あるいは無電界Cu、Ni、Au、Cr、Co、Rh、Pd、ハング等のメッキ層から成ることを特徴とする第1項記載の半導体装置。

- (3)前記金属メッキ層は、電気メッキ層と、無電界メッキ層との組合わせ積層膜であることを特徴する第1項記載の半導体装置。
- (4) 前記金属メッキ層は、少なくとも1層以上の合金メッキ層、あるいは単一金級メッキ層と合金メッキ層との組合わせ積層膜であることを特徴とする第1項記載の半導体装置。
- (5) 前記電気メッキの電流波形において、直流電流、交流電流、断統電流、PR (Period ic Reverse) 電流のいずれかを用いることを特徴とする第1項又は第2項記載の半導体装置。
- (6)前記拡散層は、不純物ドープSi単結晶拡散層、あるいは、メタルミリサイド裏打ち拡散層であることを特徴とする第1項記載の半導体装置。(7)前記コンタクト穴内のみに無電界Cu、Ni、Au、Co、Cr、Rh、Pd、ハンダ等のメッキの1層または、組合わせ積層、あるいは合金メッキ層が形成されていることを特徴とする第1項記載の半導体装置。

(8) 前記ゲート電優及び下層配線部は、ポリシリコン、メタルシリサイド、メタルポリサイド、メリフラクトメタル、AL系材料等の単層を決しては積層といる第1項配線の半導体装置。(9)前記が一ト電優、前記下層によりでは、前記が一ト電機、前記では、前記が上に、Au、Ca、Cr、Rh、Ed、ハンダ等のメッキの単相成されていることを特徴とする第1項記載の半導体装置。

(10)前記ケート電極、前記下層配線部表面部分に、無電界NI、Cu、Au、Co、Cr、Pd、Rh、ハンダ等のメッキの単相又は、組み合わせ積層あるいは、合金メッキ層が形成されていることを特徴とする第1項又は第8項記載の半導体装置。

(11)第1~10項記載の配線構造を有する多層配線を搭載したことを特徴とする半導体装置。

ものである。

また、半導体集積回路内の拡散層、ゲート電極、 配線部から、コンタクト穴を介して結線する配線 に於いて、該コンタクト穴内のみ各種無電解メッ キを形成するか、各種パリアメタルを介して、無 電解、あるいは電解メッキ層を形成した配線構造 を有する半導体装置に関するものである。

〔従来の技術〕

世来の半導体装置の配線構造断面図を第10図に示す。図において1000はシリコン等からなる半導体基板、1001は低濃度不純物拡散層、1002は高濃度不純物拡散層、この1001と1002によりソース領域及びドレイン領域が形成されている。1003はゲート酸低、1007は層に、1006は業子分離絶縁膜、1007は層に絶縁に、1006は業子分離絶縁膜、1007は層に絶縁に、1008は人し(アルミニウム)配線、1009はパッシベーション、1010はヒルロック、1011及び1012は水イドである。

このように、従来の半導体装置は、配線として

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置に関し、特に半導体装置の 配線構造に関する。

(発明の概要)

本発明は、信頼性の高い配線構造を有した半導体装置に関するものである。さらに含えば、少なくとも1層以上の無電界、あるいは電界Ni、Cu、Auメッキ層等を有した配線及び、バンブ電極から成る高信額性、低コストの半導体装置に関するものである。

AしまたはAL-Si(1%)等の単一層配線を スパッタ、蒸着等の方法により形成していた。

つまり、従来の半導体装置の形成方法としては、 - 第11図(a)、(b)及び第12図(a)、(b)、(c)にあるようなものがあった。第11 図(a)、(b) において、1101は半導体基 板、1102は素子分離用絶縁膜、1103はゲ ート絶縁膜、1104はポリサイド (ポリシリコ ンと高融点金属シリサイドの二層)のゲート電極、 1105は低濃度不純物拡散領域、1106はサ イドウォール膜、1107は高濃度不純物拡散館 域、1108、1112、1118は層間絶縁膜、 1109、1113はAし配線、1116はヒル ロック、1117はポイドである。そひて、第1 1図(a)にあるように、層間絶縁膜1108に コンタクトホールを形成後にAL(又はAL-S i) 配線 1 1 0 9 をスパッタ法で堆積し、フォト エッチングによりその配線のつきまわりを良くす るために加熱スパッタ法で形成すると、後の熱工 程でヒルロックが成長し、磨間に電流がリークす

る原因となる。第11図(b)はAL配線が2層の場合の略図である。

また、第12図(a)~(c)はバンプ電極を 有する従来の半導体装置の製造方法である。

第12図(a)において、1201はSlからなる半導体基板、1202は素子分離用絶縁膜、1203はゲート絶縁膜、1204はゲート電極、1205は低濃度不純物拡散層、1206はサイドウォール膜、1207は高濃度不純物拡散層、1208は層間絶縁膜を示し、コンタクトで表現のとは配線があるように配線がターン120に、があるように、層間絶縁膜1212を形成する。次に、(c)にあるように、パットはとりにあるように、パットなが、メッキ電極用のCr1221と、クでフン後、メッキ電極用のCr1221とクマスクマスクにメッキ用のレジストマスクマスクスクでカッチである。次にメッキ用のレジストマスク1224(図示せず)でAuメッキ1225を行う。

(発明が解決しようとする課題)

レスマイグレーションを防ぐことができなかった。 さらに、エレクトロマイグレーションも限界にき ており、大電流を安定して流すことができる高信 観な配線材料の出現が望まれていた。

また、従来はコンタクト孔が小さくアスペクト 比が大きいとコンタクト部のカベレッジが悪く、 特に無加熱の時は、第12図のようにクラック1 219が発生し、新線、あるいはエレクトロまた

この従来技術によれば、微細、高アスペクト比 のコンタクト部分のつきまわりが悪く、初期的に は、断線に至らないものの、信頼性上、非常に低 レベルのものであった。第10図にあるように配 線上のパッシベーション膜1009にも1012 に見られるようなクラックポイド等が生じ、耐湿 性等に悪影響を及ぼしていた。さらに、低融点の AL合金の為、熱処理工程でヒルロック1010、 ボイド1011、1012が発生したり、浅い鉱 散度中にALがつき抜け、ジャンクションスパイ ク等を生じさせていた。又AL合金とSi基板と の直接コンタクトにより、界面にSi折出層が形 成され、コンタクト抵抗の増加や、バラツキの原 因をなっていた。特にサブミクロンレベルのデバ イスにおいては、上記傾向が一層顕著となり、従 来技術では、初期的にも、偉頼性面からも、限界 にきていた。又、従来のAL系配線材料では、パ ッシベーション膜の圧縮応力により、AL配線内 に強い引張り応力が残留し、拡散クリープ現象に より、AL配線が断線するという、いわゆるスト

はストレスマイグレーション耐性が劣化する。 A し配線部のカバレッジが思いと、上層のバッシベーション膜のつきまわりも悪く、1220のようなポイドが発生し、耐湿性を奢しくそこなう。

そこで、本発明の目的は配線に金属メッキ処理したものを配線として用いることにより、配線の耐ストレスマイグレーション及び耐エレクトロマイグレーションが高く、ヒルロック、ボイド等を極力少なくして、サブミクロンデバイスにも十分適用できる実用的で高信報性の半導体装置を提供することである。

(課題を解決するための手段)

本発明の半導体装置は、半導体装置の拡散層、ゲート電極、下層配線部等の構成要素に前記構成要素上に形成された絶縁膜に設けられたコンタト穴を介して結線する上層配線部を有し、前記上層配線部は、メタル、メタルシリサイド、メタルカーバイト、導電性酸とかまれるの組合わせ積層膜と会質の単相、あるいはこれらの組合わせ積層膜と会質メッキ層との積層構造より成ることを特徴とす

δ.

また、前記金属メッキ層は、少なくとも1層以上の電気 C u、Ni、A u、C r、C o、R h、P d、ハンダ等のメッキ層、あるいは無電界 C u、Ni、A u、C r、C o、R h、P d、ハンダ等のメッキ層から成ることを特徴とする。

前記金属メッキ層は、電気メッキ層と、無電界 メッキ層との組合わせ積層膜であることを特徴と する。

前記金属メッキ層は、少なくとも1層以上の合金メッキ層、あるいは単一金属メッキ層と合金メッキ層との組合わせ積層膜であることを特徴とする。

前記電気メッキの電流波形において、直流電流、 交流電流、断級電流、PR(Periodicー Reverse)電流のいずれかを用いることを 特徴とする。

前記拡散圏は、不純物ドープSi単結晶拡散圏、 あるいは、メタルシリサイド裏打ち拡散層である ことを特徴とする。

上記のような

配線構造を有する多層配線を搭載したことを特徴とする。

(実施例)

以下、本党明を実施例を用いて詳細に説明していく。

(第1実施例)

第1図(a)~(c)は、本発明の一実施例を示すものである。この実施例は、AL配線上に金属メッキを形成するものである。その後、熱処理によりALとメッキ金属との合金化を行って体整線によりALとメッキ金属との合金化を行って体整線によりALとメッキ金属との合金化を行って体整線によりALとメッキ金属との合金化を行って体整線である。は、物質のは、109及び112は隔間は無電解ト109及び112は隔間は無電解ト12の子をはより入び1114はドウェスを発展であり、1110は、1110は、1110にであり、約500人のAL(SiとCu合有)配線109を、30

前記コンタクト次内のみに無電界Cu、Ni、Au、Co、Cr、Rh、Pd、ハンダ等のメッキの1層または、組合わせ積層、あるいは合金メッキ圏が形成されていることを特徴とする。

前記ゲート電極及び下層配線部は、ポリシリコン、メタルシリサイド、メタルポリサイド、リフラクトメタル、 AL系材料等の単層または積層あるいはそれらと金属メッキ層との積層膜より成ることを特徴とする。

前記ゲート電極、前記下層配線部と、前記上層 配線部へ結線するコンタクトホール内のみに無電 界Cu、NI、Au、Co、Cr、Rh、Pd、 ハンダ等のメッキの単相又は組み合わせ積層、あ るいは、合金メッキ層が形成されていることを特 做とする。

前記ゲート電極、前記下層配線部表面部分に、 無電界Ni、Cu、Au、Co、Cr、Pd、R h、ハンダ等のメッキの単相又は、組み合わせ積 層あるいは、合金メッキ層が形成されていること を特徴とする。

0℃の加熱下でスパックして形成した。

このようにすることにより、第1層A1配線1.09、第2層AL配線113共に、ヒルロック及びストレスによるポイドは皆無であった。さらに、エレクトロマイグレーション耐性を調べた所、M

TF(Mean Time Failのことで、エレクトロマイグレーションにより素子の50%がこわれるまでの時間を示す)が従来より約2桁向上していることが確認された。これは、AL製面から拡散したNI及びPが、電流及び熱によるALの動きを抑制した為と思われる。又比抵抗、ポンディング性、コンタクト抵抗等は、あまり変化がなく、信頼性も良好であった。

今回は、P入のNi無電解メッキを用いたが、PなしのNi無電解、又は無電解Cu、Sn、Au、又はその積層のメッキでも同等の効果が認められており、配線の信頼性を大巾に向上する方法として優れていることが確認された。

又、AL配線の無電解メッキの前処理としてジンケート処理、つまりAL配線の表面に亜鉛を形成するかまたはAL配線表面を亜鉛化する処理を用いて、AL配線の膜厚がメッキにより減少することを防ぐのに有効であると考えられる。

又、スパッタのAL以外、蕗着CVDによる配線、さらには他の金属、Polysi等の配線に

れている。統いてAL-Si-Cu合金等からな るAL配線211をスパッタし、第2図(c)に あるようにフォトエッチングで配線パターン21 2を形成する。 4 5 0 ℃のシンター後、パッシベ ーション膜214を形成し、完成する。一連の熱 工程でコンタクト部のTiは下地基板Siと反応 してTISiェ 層213になり、低抵抗コンタク トが得られる。又、TiS。層213と、無電解 N | メッキ層 2 1 0 、及びA L 配線 2 1 1 との接 触抵抗は低いので総合的に低抵抗コンタクトとな り、NiがALとTiSia、Siとの非常に良 いパイアとなるので、AL配線211つき抜けに も強くなり550でまでコンタクト抵抗は変化し ない。コンタクト部のAL配線211のつきまわ りは、下地無電解Niメッキ層210が非常にカ パレッジが良くコンタクト郎にうまるように形成 されるので、兼服的に向上する。さらに、エレク トロマイグレーション、ストレスマイグレーショ ン、コンタクトマイグレーション特性も大幅に向 上する。

ついても本発明が適応できることは、いうまでもないことである。

(第2実施例)

次に、第2図(a)~(c)を用いて本発明の他の実施例を説明する。この実施例は、高融点金属配線上に金属メッキをAL配線を行うか、または高融点金属配線上に金属メッキを積置するものを中心に配載してある。

図において、201~208は第1図の101 ~108と同じである。また、209はTi層、 210は無電解Niメッキ層、211はAし配線、 212は配線パターン、213はTiSis層、 214はパッシベーション膜である。

第2図(a)は、従来と同じである。第2図(b)において、コンタクトフォトエッチ後、Ti209を200人スパッタでデポする。次に、次亜燐酸系無電解メッキ液中に浸漬し、1000人の無電解Niメッキ層210をメッキする。この無電解ニッケルメッキ層210は、非常にスッテプカパレッジが良く又、パリアメタルとしても優

又、コンタクトフォトエッチ後、シリサイド/ メタル層をデポジションし、次に、配線層を抜き パターンとした、メッキ配線用レジストパターン を形成する。シリサイド/メタル層を電極として Cuメッキを抜きパターン部分に析出させ、レジ ストを除去後、Cuメッキをマスクとじて、配線 **郎以外のシリサイド/メタル層をエッチングする** ことにより、コンタクト部は低抵抗で、つきまわ りも良好、又、CuはAlより比抵抗も低く、融 点も高いので、エレクトロマイグレーション、ス トレスマイグレーションに強い低抵抗配線が可能 である。さらに、Cu配線の耐食性、耐酸化性を 改良する為に、Ni、Cu、Pt、Rh、Cr、 Au等のメッキ層を強くコーティングすることに より、非常に高強度で信頼性の高い配線層を形成 することができる。勿論、シリサイド/メタルの 代わりに、メタルナイトライド/メタルも使うこ 又、例えば、Ti、Salicl とはできる。 - deのように鉱散層、電極等がSilicid eの場合は、コンタクトフォトエッチ後、竣コン

タクト穴中のみ無電解で、メッキし、穴埋めを行 う。

このメッキは例えば、NiでもCuでもAuでも良い。 穴埋め後、前述の如く、シリサイド/メタルをデボし、メッキ配線をすることもできるし、穴埋めのみメッキで行い、あとは過常のAL系スパッタ配線でも十分に効果が得られる。

さらに前述の構造は、多層配線においても有効であり、コンタクト部の代わりに、第1層配線と第2層配線とのVIAホール(スルーホール)をメッキで穴埋めすることができる。第1周、2層共メッキ配線で行うこともできるし、いずれかをスパッタで形成することも可能である。

(第3実施例)

実施例3として、パンプ電極形成に本発明を適用した例を第3図(a)、(b)に示す。

先ず第3図(a)は、第2図(a)の状態のコンタクトフォトエッチ後、Ti層309を200 人、無電解Niメッキ層310を2000人形成する。続いて、配線パターンを反転させたレジス ト315パターンを形成し、電解Cuメッキ層316を、下地無電解Niメッキ層310とレジスト315パターン内で囲まれた部分に形成する。レジスト315をハクリし、イオンミーリングでレジスト315反転パターンにあった、NiーTi膜309及び310をエッチングし、配線パターンを形成する。パッシベーション膜314を堆積後、(b)にあるようにパット部をオープンし、無電解Cuメッキ層317を1000人形成する。次に無電解Niメッキ層20μ)して、無電解Niメッキパンプ電極318を完成する。

このように、無電解メッキをたくみに用いることにより大幅な合理化とバンプ密着強度の向上を図ることができた。又本実施例は、下地配線がCuメッキの場合を示したが、通常のAL系配線でも同様の構造で高信頼性のバンプ電極が形成できるものである。又、Ni、Cu、Auで様々な用途に対して、使いわけができるもので、応用として、これらの無電解メッキバンプ上に、溶融ハン

グ法でハンダ電極を形成することも可能である。

したがって本免明は、従来の配線及びバンプ電 極形成にみられた欠点を実用レベルで大幅に改良 できる構造を有した半導体装置であり、特にコン タクト部、配線部分のカバレッジの改善、エレク トロマイグレーション、コンタクトマイグレーション、ストレスマイグレーションの大幅な向上を 図ったものである。

(第4実施例)

第4図(a)~(e)を用いて、本発明の他の 実施例を説明する。(a)は平面図を示し、(b)は(a)のA-A、断面図を示し、(d)は平 面図を示し、(e)は(d)のB-B、断面図を 示す。

この実施例は、TIN/Tiの積層膜上に金属メッキを形成するものを中心に記載してあるものである。

図において、401~408は第1実施例の第 1図101~108と同じものを示している。4 09はコンタクトホール、410はTIN/Ti 根層膜、411はレジスト、412は電解Cuメッキ層、413はCuメッキ配線、414はTi N/Ti積層膜除去部、415はパッシベーション膜である。

第4図(b)において、従来と同様に層間絶縁 膜408にコンタクトホール409を形成した後 に、TiN/Ti積層膜410をTiN/Ti(1000Å/150Å)の厚さでスパッタ等によ り全面に形成する。そして、配線部分となる所を 抜いたレジスト411のパターンを形成する。第 4図(a)において、411がレジストパターン を示している。

次に、第4図(c)において、TIN/Ti積 磨膜410をメッキ電極にして電解Cuメッキ層 412を1µつける。

そして、第4図(e)にあるようにレジスト4 11をはくりして、NH。OH+H。O。系エッ チング液で、メッキ電極となった以外のTiN/ Ti積層膜 410をエッチング除去した後、パッ シベーション膜 415として、例えばPSG、プ うズマ蛮化膜を形成し完成する。

ここで、第4回(d)と(e)において、41 3は配線パターンを示している。

本実施例におけるCuメッキとTiN/Tiの 組合わせ以外に、例えばMoメッキ/MoSizo (Siのリッチなモリブデンシリサイド)/Ti、 Niメッキ/TiSioo / Zn構造においても、 同等の特性が得られており、最初から拡散部にTiSio 層があるTi-Salicideプロセスでも、十分に適応できるものである。

又、本実施例では、単相配線のみであったが2 層、あるいは3層配線でも十分に効果を有するものであり、またパンプ電極構造等でも、下地がA し以外のメッキ配線であるので従来方式より信頼 性も高く、工程も合理化できるものである。

本実施例の、Cuメッキ/TiN/Ti配線は、メッキ形成の為非常にカバレッジが良い。Cuが存在する為低抵抗で且つヒルロックフリーであり、また、ストレスマイグレーション及びエレクトロマイグレーションに強い。さらに、CuーTiN

着性を確保できる。無電解メッキは、密着性、カパレッジが優れており、ピンホールも少ないので、特にサブミクロンコンタクト部をおおう配線に有効である。

(第5実施例)

第5 図を用いて本発明の他の実施例を説明する。 図において 5 0 1 ~ 5 0 8 は第1 図の 1 0 1 ~ 1 0 8 と同じものを示す。

第2 図(a)のようなコンタクトフォトエッチ後、第5 図においては Tasls., /Ti積料 と B の C で 3 の か N 。 中でランプレーン ように アニール が S i 。 層 5 1 0 に なる。 に で S i を 形成 グレンに なるように レジスト キを 行い 電 の 時 解 が で C u 電 気 を 形成 アーンに なるように は 気 メッキ浴で C u 電 気 が で アニーの の 辞 解 け トア 配 波 で アーン の の な か で アーン に な る。 こ の の 辞 解 り よっ キ 層 5 1 1 を 1 . 5 以 m 形成 アーマード で の 音 お か に 、 コンタクト ト で の ひ に よ り、 コンタクト と ハクリ し、 Tas 向 上 さ せ た。 その 後 レ シストを ハクリ し、 Tas

- Ti-Si間、実際には400℃位の熱工程によりCu/TiN/TiSiz/Si構造になるのであるが各相間の接触抵抗が非常に小さい上、反応も生じずコンタクト抵抗のバラッキも小さいという配線特性として理想的なパフォーマンスを有している。

又、このことにより配線上のパッシベーション 膜のクラック、ボイドも完全に除去出来た。

さらにこのメッキは、電気メッキでも、無電解 メッキでも同様の効果が確認されており特に、無 電解 C u メッキの場合は、コンタクト部のつきま わりが良く、低抵抗で信頼性の高い配線が得られ る。

また、上記実施例以外に例えば、無電解 N i メッキ / M o s i s. e / T i (1 u / 1 0 0 0 A / 1 5 0 A)、 C u - S n 電気メッキ / I T O / 2 r (5 0 0 0 A / 1 0 0 0 A / 2 0 0 A) 等でも 間等な特性が得られる。又導電性酸化膜としては、 L T O の他に Y、 B a、 C u 系、 S r、 B a、 C u 系酸化膜等においても、十分なパリア性と、密

1 ... / T i 積層膜 5 1 6 を電解 C u メッキ層 5 1 8 をマスクにして、エッチング除去後、N i ーP (ニッケルーリン) 無電解メッキ層 5 1 2 を 5 0 0 人形成する。そして、パッシペーション膜 5 1 3 を堆積して完成する。

(第6実施例)

第6 図を用いて本発明の他の実施例を説明する。 図において 6 0 1 ~ 6 0 8 は第1 図の I 0 1 ~ 1 0 8 と同じものを示す。

ALーSI-Cu系配線612を、スパッタでそれぞれ1000人と1μ積層デポし、フォトエッチして、配線パターンを形成する。無電解NIメッキ層610は、PあるいはBを含んでも同等のカーを有する。又、無電解NIメッキ層610の上層のパリアメタル611は、前述した実施例で示した如くメッキ配線、例えばCuメッキでも良い。

(第7実施例)

次に第7回を用いて本発明の他の実施例を説明 する。図において、701~708は第1図10 1~108と同じものを示す。

第7 図において、ゲート電極704は、リンドープポリシリコン710、パリアメタル711、Cuメッキ層712より成り、これによりゲート電極704の抵抗を、TOTAL4000人で、0.1Ω/ロ以下にすることができる。次に拡散層606上のTi-Sallcideで形成され

(第9実施例)

第9 図を用いて、本発明の他の実施例を説明する。 図において、901~908は第1図の101~108と同じものを示す。

第9図に於いて、ゲート、ソース、ドレイン部

たTiSi。隔709上のコンタクト穴中のみ、 無電解Niメッキ層?13で穴埋めし、第1層配 線をAL-Si系配線114と、パリアメタル7 15の積層で形成する。層間絶縁膜716に、V IAホールをあけ、核穴中に、無電解Niメッキ **周717をセレクティブに穴埋めする。次に第2** 層AL-Si-Cu系配線718を1ヵデポし、 エッチングしてAl2層配線を形成する。そして、 パッシベーション膜を形成して完成する。配線層 をメッキにすることも可能であり、穴埋めメッキ も、NIの他、Cu、Co、Au, Rh、Cr、 ハンダ等も使用することが出来る。パリアの種類 も、高融点金属のメタル、メタルシリサイド、メ タルナイトライド、メタルカーパイト、導電性酸 化膜の単相、又は組合わせ積層膜でも効果をあげ ることができる。

(第8実施例)

第8図を用いて本発明の他の実施例を説明する。 図において、801~808は第1図の101~ 108と同じものを示す。

上にTI-SaiicideによりTiSiェ 層 9 0 9 を形成後コンタクトフォトエッチ後穴中へ、無電解Cuメッキ層 9 1 0 を埋込み、続いて配線パターンに無電解Cuメッキ層 9 1 1 を形成し、パッシストで、 核配線メッキパターン外周に無電解Ni- Pメッキ層 9 1 2 を 1 0 0 0 人形成し、パットコ ストンコン段 9 1 3 をデボする。パットフォトを 2 0 μ m 形成し、さらに、無電解ハンダメッキ層 9 1 5 を 2 0 μ形成して、バンプ付配線を完成する。

以上、実施例により本発明は詳しく説明してきたが、本発明は何らかの配線上にメッキをしたものだけではなく、配線そのものをメッキで形成した場合も非常に有効である。特にことわってはいないが、本実施例中で単に配線としたものはメッキにより形成されたものも含むものである。

また、各種メッキ処理の条件の一例を以下に示す。

・電解NIメッキ・・・スルファミン酸ニッケ ル+ホウ酸溶を中心として、PH3.5、浴 温40~50℃で行う。

・ 電解 C u メッキ・・・ピロリン酸網メッキ浴 を用い、 P H 8 . 2 、 P (リン) 組成 7 . 2 wt%、 浴温 5 0 ℃、 1 A / d m * で行う。

・無電解Cuメッキ・・・CuSO・ 5 H:O +HCHO (3 5 %) +アルカノールアミン 系キレート (安定剤として)を用い、PH1 2~1 2.5、20~50℃で行った。

(発明の効果)

Aし配額が、素子の微細化に伴い細くなってもその上に金属メッキ、例えばNIメッキ、Cuメッキ、Puメッキ、Rhメッキ、クスロッキ、Puメッキ等を形成することにより、ヒルロッカ及びストレスによるポイドが全くなく、さらに耐エレクトロマイグレーション特性、耐コンタクトマイグレーション特性も向上する。また、コンタクト部及び配線部分のカバレッジの大幅な改善が行える。

また、第5変施例にあるようにTaSlz.a/ Tiのパリア膜を全面デポ後800でランプアニ

も十分使用出来るものである。

また、第7実施例のようにゲート電極もメッキ 形成できる例を示した。この例は、Cuメッキ/ パリアメタル/リンドープポリシリコン構造の電 価でCu電極は、パリアメタルをメッキ電極とし たメッキ形成なので、カパレッシも良く、エッチ

ールにより、コンタクト郎はSiとTiが反応し TISi。となり低低抗コンタクトが得られる。 TaSii.・/Tiは、同時にメッキ用電桶とな り、PR電波でメッキするとReverse電流 の時、メッキされたCuが再溶解し、コンタクト 内のつきまわりが改善される。この方法により小 さなコンタクト中にCuは、完全に埋まる為、配 線が非常に平坦化される。又Cu/TaSiz/ TiSiェ/SIのコンタクト構造は、熱的に非 常に安定なので、コンタクト抵抗のバラツキや、 つき抜け、コンタクトマグレーションは生じない。 さらにコンタクト抵抗モのものも非常に低い。 C u配線のまわりを無電解Niメッキでおおうこと により、Cuの酸化や腐食を防ぐことができる。 又、CuはALより比抵抗が、低い上、融点、強 皮も大きいので、ヒロック、ストレスマイグレー ションはなく、エレクトロマイグレーションも 1 0 借以上向上する。 さらに本発明は、微細パター ンをメッキ配線で行うので、エッチングが不用で、 レジストさえ最適化すれば、サブミクロン配線に

ングの難しされている。 アマ・カースのできる。 アマ・カースのできる。 ア・カースのできる。 ア・カースのできる。 ア・カースのできる。 ア・カースを関係できる。 ア・カースをできる。 ア・カースをできる。

又、配線の電流許容値は、及差部で、10mA/μ² まで可能で約従来のAL系の10倍であった。 また、第9実施例のようにパンプ電極に本発明 を適用したものは、配線、パンプ電極形成をすべ て無電解金属メッキで行った例である。工程も非常に短縮化され、又信頼性は大幅に向上できた。 以上実施例により、本発明の内容、及び効果を示してきたが、無電解、電解金属メッキと、各種パリアメタルを組み合わせて、半導体集積回路の配線を形成することにより、従来の配線では、不可能であった、高集積化された半導体装置の高信頼性配線を実現させたものである。

4. 図面の簡単な説明

第1図(a)~(c)、第2図(a)~(c)、 第3図(a)、(b)及び第4図(a)~(c) は、それぞれ本発明の一実施例を示す半導体装置 の製造工程断面図を示す。

第5 図、第6 図、第7 図、第8 図及び第9 図は、 それぞれ本発明の一実施例を示す半導体装置の主 要断回阅を示す。

第10回は、従来の半導体装置の主要断面図を 示す。

第11図(a)、(b)及び第12図(a)~

- 804、904・・・ゲート電極
- ・1005、1106、1206、106、2 06、406、506、606、706、 806、906・・・サイドウォール膜
- ・1007、1108、1112、1118、 1208、108、111、208、40 8、508、608、708、716、8 08、813、908・・・層間絶縁膜
- . 1008.1109.1113.1211.
 - 109、113、211···AL配線
- 1009、214、314、415、513、 613、719、816、913・・・パ ッシベーション膜
- · 1010、1116 · · · ヒルロック
- · 1011、1012、1117· · · * 4 F
- · 1 2 2 1 · · · C r
- · 1 2 2 2 · · · A u
- · 1 2 2 5 · · · A u / » +
- ・110、210、310、610、713、 717・・・無電解Niメッキ層

- (c)は、それぞれ従来の半導体装置の製造工程 断固図を示す。
 - 1000、1101、1201、101、2 01、401、501、601、701、 801、901···半源体装板
 - · 1 0 0 6 、 1 1 0 2 、 1 2 0 2 、 1 0 2 、 2 0 2 、 1 0 2 、 2 0 2 、 4 0 2 、 5 0 2 、 6 0 2 、 7 0 2 、 8.0 2 、 9 0 2 · · · · 繁子分驟用 絶縁膜
 - · 1001、1105、1205、106、2 05、405、505、605、705、 805、905· · · 佐藏度不純物鉱散層
 - 1002、1107、1207、107、2 07、407、507、607、707、 807、907···高濃度不純物拡散階
 - 1003、1103、1203、103、203、403、503、603、703、803、903・・・ケート絶経階

 - · 1 l· 1、 1 l· 4 · · · Ni P A L 拡散層
 - ・115・・・プラズマ窒化膜
 - · 209、309···Ti間
 - ・212・・・配線パターン
 - · 213、510、609、709、809、 909···TiSi。履
 - ・315、411・・・レジスト
- ・316、317、412、511・・・電解 Cuメッキ暦
- ・318・・・無電解Niメッキバンプ電極
- ・409・・・コンタクトホール
- · 4 1 0 · · · T i N / T i 租層膜
- ・413・・・Cuメッキ配線
- · 4 1 4 · · · T i N/T i 積層膜除去部
- ・509・・・TaSiss/Ti積階膜、
- · 5 1 2 、 8 1 5 、 9 1 2 · · · N i ー P 無電 解よッキ階
- ・611、711、715、810・・・バリ アメタル
- · 612、714、718、814 · · · AL


特開平2-341 (11)

- Si-Cu系配線


- · 7 1 0 · · · リンドーアポリシリコン
- · 7 1 2 . 8 1 1 . 9 1 0 . 9 1 1 . 9 1 4 ·
 - ・・Cuメッキ層
- ・812・・・無電解CRメッキ層
- ・915・・・無電解ハンダメッキ層


以上

務」(他1名) 代理人 弁理士 最











第 3 四


特閉平2-341 (12)



701

第 7 図





特別平2-341(14)

第1頁の続き

fint. Cl. 3 庁内整理番号 識別記号 H 01 L 21/288 21/3205 21/336 29/784 E 7738-5 F